디커플링 캐패시터 계산기 — PCB 전원 설계 툴

 

 

 

디커플링 캐패시터 계산기 — PCB 전원 설계 툴

안녕하세요. PCB·SMT 제조 실무 데이터를 공유하는 도일랩스(Doil Labs)입니다.

MCU나 FPGA 보드를 설계하다 보면 전원은 정상인데도 리셋 발생, 노이즈, ADC 오차 같은 문제가 나타나는 경우가 있습니다.

이때 대부분의 원인은 디커플링 캐패시터 설계입니다.

실제 설계에서 사용할 수 있는 디커플링 캐패시터 계산기를 제공해 드립니다.

목차

• 1. 디커플링 캐패시터 계산기
• 2. 계산 공식과 원리
• 3. MLCC 용량 선택 기준
• 4. PCB 디커플링 설계 방법
• 5. 디커플링 배치 가이드
• 6. 설계 시 주의사항

1. 디커플링 캐패시터 계산기

IC 전류, 허용 리플 전압, 스위칭 주파수를 입력하면 필요한 캐패시터 값을 계산합니다.

디커플링 캐패시터 계산기

IC 전류·리플·주파수로 필요한 캐패시터 값을 계산합니다

입력값

IC 최대 전류 (I)

mA

IC 데이터시트의 최대 소비전류 입력

허용 전압 리플 (ΔV)

mV

전원 라인에서 허용할 노이즈 범위 (보통 50~100mV)

스위칭 주파수 (f)

MHz

IC 동작 클럭 또는 스위칭 주파수

입력값을 모두 입력하고 0보다 큰 값을 넣어주세요.

필요한 캐패시터 값 (C = I / ΔV × f)

—

—

 

계산 공식

C = I ÷ (ΔV × f) C : 필요한 캐패시터 [F] I : IC 최대 전류 [A] ΔV : 허용 전압 리플 [V] f : 스위칭 주파수 [Hz]

추천 MLCC 기준

100pF ~ 1nF고주파 노이즈 대응 (100MHz 이상)

10nF ~ 100nF일반 디지털 IC 디커플링 (10~100MHz)

1µF ~ 10µF저주파 전원 안정화 (1MHz 이하)

100µF 이상벌크 캐패시터 (전원 입력단 안정화)

복수 사용100nF + 10µF 조합으로 광대역 커버 권장

⚠ 이 계산은 단순 근사값입니다. 실제 PCB 설계에서는 ESR·ESL·배선 임피던스를 함께 고려해야 합니다.
IC VCC 핀에서 0.5mm 이내 배치가 효과적입니다. 배선이 길어지면 인덕턴스가 증가해 고주파 효과가 줄어듭니다.

도일랩스는 PCB·SMT 제조 기준의 실무 정보를 제공합니다.
제작 검토가 필요하면 조건을 함께 알려주세요.

2. 계산 공식과 원리

디커플링 캐패시터는 IC가 순간적으로 필요한 전류를 공급하기 위한 장치입니다. 전원 라인은 배선 저항과 인덕턴스로 인해 순간 전류 요청에 즉시 응답하지 못합니다. 캐패시터는 그 빈틈을 채우는 역할을 합니다.

기본 공식은 다음과 같습니다.

C = I / (ΔV × f)

기호	의미	단위
C	필요한 캐패시터 용량	F (파라드)
I	IC 최대 소비 전류	A (암페어)
ΔV	허용 전압 리플 (노이즈 허용 범위)	V (볼트)
f	스위칭 주파수	Hz (헤르츠)

예시: 전류 100mA, 리플 50mV, 주파수 100MHz일 때
C = 0.1 / (0.05 × 100,000,000) = 20nF

이 계산은 단순 근사입니다. 실제 설계에서는 ESR(등가직렬저항), ESL(등가직렬인덕턴스), 온도 특성을 추가로 고려합니다.

3. MLCC 용량 선택 기준

계산값을 기준으로 가장 가까운 표준 MLCC 용량을 선택합니다. 주파수 대역에 따라 추천 범위가 다릅니다.

용량 범위	주파수 대역	용도
100pF ~ 1nF	100MHz 이상	고주파 노이즈 제거
10nF ~ 100nF	10~100MHz	디지털 IC 기본 디커플링
1µF ~ 10µF	1MHz 이하	저주파 전원 안정화
100µF 이상	전원 입력단	벌크 캐패시터 (전원 안정화)
100nF + 10µF 조합	광대역	가장 일반적인 구성. 병렬 사용 권장

4. PCB 디커플링 설계 방법

고속 PCB에서는 캐패시터 용량보다 배치가 더 중요합니다. 같은 100nF라도 IC 핀에서 멀리 떨어져 있으면 효과가 크게 줄어듭니다.

항목	권장 방법	이유
배치 위치	IC VCC 핀에서 0.5mm 이내	배선 인덕턴스 최소화
GND 연결	GND Plane에 직접 via	루프 임피던스 감소
Power Loop	루프 면적 최소화	방사 노이즈 억제
패키지 선택	0402 MLCC 권장	ESL 낮음, 고주파 효과 좋음

5. IC 종류별 디커플링 배치 가이드

IC 종류에 따라 권장 구성이 다릅니다. 데이터시트에 별도 권장값이 있으면 그것을 우선합니다.

IC 종류	추천 캐패시터	개수 기준	비고
MCU	0.1µF	VCC 핀당 1개	핀 수에 맞게 배치
FPGA	0.1µF + 1µF	전원 핀 수에 따라	수십 개 필요할 수 있음
ADC	10nF + 1µF	AVCC당 2개 조합	아날로그 전원 분리 권장
전원 IC	10µF ~ 100µF	입출력 각 1개 이상	데이터시트 필수 확인
일반 로직 IC	0.1µF	IC당 1개	공용 전원 핀도 포함

6. 설계 시 주의사항

1. 캐패시터는 IC 핀에서 2mm 이내 배치 — 멀수록 고주파 효과 감소
2. Power loop 면적 최소화 — 루프가 클수록 방사 노이즈 증가
3. GND via를 캐패시터 바로 옆에 배치 — 루프 임피던스 최소화
4. MLCC 패키지는 0402 권장 — ESL이 낮아 고주파 성능 좋음
5. Bulk capacitor는 전원 입력단에 배치 — 전체 전원 안정화 목적
6. 고속 회로는 여러 용량 병렬 사용 — 광대역 노이즈 대응 가능
7. 온도 계수 확인 — X5R/X7R 권장 (Y5V는 용량 변화 큼)

FAQ

Q. 디커플링 캐패시터는 몇 개 필요합니까?

전원 핀마다 최소 1개 사용합니다. MCU는 VCC 핀당 1개, FPGA는 전원 구조에 따라 수십 개까지 필요할 수 있습니다.

Q. 0.1µF 하나만 사용해도 되나요?

저속 회로에서는 가능합니다. 고속 회로에서는 100nF + 10µF 조합으로 여러 주파수 대역을 함께 커버하는 것을 권장합니다.

Q. 0402 패키지가 좋은 이유는?

패키지가 작을수록 등가직렬인덕턴스(ESL)가 낮아집니다. ESL이 낮으면 고주파 노이즈 억제 성능이 높습니다.

Q. 캐패시터 위치가 중요한가요?

매우 중요합니다. IC 핀과 가까울수록 배선 인덕턴스가 줄어 효과가 높아집니다. 같은 용량이라도 위치에 따라 실제 효과 차이가 큽니다.

Q. Bulk capacitor는 왜 필요합니까?

PCB 전체 전원 라인 안정화를 위해 필요합니다. 소용량 MLCC는 고주파를 담당하고, Bulk 캐패시터는 저주파 전원 변동을 담당합니다.

Q. Y5V 캐패시터를 사용해도 되나요?

권장하지 않습니다. Y5V는 온도·전압에 따라 용량이 크게 변합니다. 디커플링에는 X5R 또는 X7R 온도 계수를 사용하는 것이 좋습니다.

도일랩스는 PCB·SMT 제조 기준의 실무 정보를 제공합니다.
제작 검토가 필요하면 조건을 함께 알려주세요.