디커플링 캐패시터 설계 — PCB 전원 안정화 7가지 법칙

디커플링 캐패시터 설계 — PCB 전원 안정화 7가지 법칙

안녕하세요, PCB 설계와 SMT 실무 데이터를 공유하는 도일랩스(Doil Labs)입니다.

MCU나 FPGA 기반 보드를 설계하다 보면 전원은 정상인데 랜덤 리셋이나 노이즈 문제가 발생하는 경우가 있습니다.

이때 대부분의 원인은 디커플링 캐패시터 설계입니다. 특히 고속 디지털 회로에서는 캐패시터 값보다 배치와 구조가 더 중요합니다.

오늘은 실제 PCB 설계 현장에서 사용하는 디커플링 캐패시터 설계 7가지 법칙을 정리해 보겠습니다.

목차

• 1. IC 전원 핀 바로 옆에 배치
• 2. 여러 용량의 캐패시터 사용
• 3. 전원 루프 면적 최소화
• 4. GND Plane 직접 연결
• 5. 패키지 크기 선택 기준
• 6. 전원 레일별 디커플링
• 7. Bulk 캐패시터 추가

1. IC 전원 핀 바로 옆에 배치

디커플링 캐패시터는 반드시 IC 전원 핀 바로 옆에 배치해야 합니다.

PCB 트레이스는 인덕턴스를 가지기 때문에 거리가 멀어질수록 전류 공급 속도가 느려집니다.

실무 기준으로는 가능하면 2~3mm 이내 배치를 권장합니다.

2. 여러 용량의 캐패시터 사용

용량	주파수 영역	목적
0.01µF	고주파	스위칭 노이즈 제거
0.1µF	중간 주파수	일반 디지털 IC
1~10µF	저주파	전원 안정화

3. 전원 루프 면적 최소화

전원 → 캐패시터 → GND 경로가 만드는 면적을 전원 루프(Power Loop)라고 합니다.

이 루프가 커질수록 인덕턴스가 증가하고 노이즈 억제 성능이 떨어집니다.

• IC → 캐패시터 거리 최소화
• via 개수 최소화
• 짧은 트레이스 사용

4. GND Plane 직접 연결

고속 PCB에서는 GND Trace 대신 GND Plane을 사용하는 것이 중요합니다.

가능하면 캐패시터 바로 옆에 via를 배치하여 GND plane으로 연결합니다.

5. 패키지 크기 선택 기준

패키지	ESL	추천 용도
0402	낮음	고속 디지털 회로
0603	중간	일반 MCU
0805	높음	Bulk 캐패시터

6. 전원 레일별 디커플링

MCU나 FPGA는 보통 여러 전원 레일을 사용합니다.

• Core Voltage
• IO Voltage
• Analog Voltage

각 전원 레일마다 별도의 디커플링이 필요합니다.

7. Bulk 캐패시터 추가

PCB 전체 전원 안정성을 위해 Bulk 캐패시터도 필요합니다.

보통 전원 입력부에 10µF ~ 100µF 캐패시터를 배치합니다.

FAQ

디커플링 캐패시터는 몇 개가 필요합니까?
전원 핀마다 최소 1개 배치하는 것이 일반적인 설계 기준입니다.

0.1µF 하나만 사용해도 되나요?
고속 회로에서는 여러 값의 캐패시터를 병렬로 사용하는 것이 좋습니다.

0402가 왜 좋은가요?
패키지가 작을수록 ESL이 낮아 고주파 성능이 좋습니다.

캐패시터는 IC 아래에 배치해도 되나요?
가능하면 바로 옆 또는 바로 아래층이 가장 좋습니다.

FPGA는 몇 개 필요합니까?
전원 핀 수에 따라 수십 개까지 필요할 수 있습니다.

SMT 공정 문제는 없나요?
패턴 균형과 열 분포를 고려해야 합니다.

마무리

디커플링 캐패시터는 단순한 부품이지만 PCB 전원 무결성(Power Integrity)을 결정하는 핵심 요소입니다.

특히 고속 디지털 회로에서는 캐패시터 값보다 배치가 더 중요합니다.

PCB 설계 단계에서 전원 네트워크와 함께 디커플링 전략을 반드시 고려해야 합니다.